background image

STV2110A

PAL-SECAM LUMA-CHROMA & DEFLECTION PROCESSOR

September 1993

PRELIMINARY DATA

1

2

3

4

5

6

7

8

9

10

11

12

42

41

40

39

38

37

36

35

34

33

32

31

30

29

28

27

26

25

13

14

15

16

17

18

19

20

21

24

23

22

COG

HVcc

BOUT

COB

YIN

SLPF

SXTL

CVBS

LFB

VOUT

HOUT

CTR

DLI

PS

SECIN

SECAM CHROMA INPUT

CHROMA STANDARD I/O

DELAY CHROMA INPUT

CONTRAST CONTROL

HORIZONTAL OUTPUT

VERTICAL OUTPUT

LINE FLYBACK INPUT

COMPOSITE VIDEO SIGNAL

SCANNING LOOP FILTER

SCANNING XTAL

GREEN CUT-OFF CAPACITOR

BLUE OUTPUT

HORIZONTAL Vcc

BLUE CUT-OFF CAPACITOR

LUMINANCE SIGNAL INPUT

Vcc

COR

BRIG

FBL

CLPF

CXTL

CKP

SAT

DLO

CKS

CDR

F440

GND

CDB

F425

GROUND

BLUE DEEMPHASIS CAPACITOR

4.40MHz FILTER

RED DEEMPHASIS CAPACITOR

SECAM KILLER CAPACITOR

CHROMA OUTPUT

SATURATION CONTROL

PAL KILLER CAPACITOR

CHROMA XTAL

SUPPLY VOLTAGE INPUT

RED CUT-OFF CAPACITOR

BRIGHTNESS CONTROL

FAST BLANKING INPUT

CHROMA LOOP FILTER

4.25MHz FILTER

ICAT

CATHODECURRENT

RIN

RED INPUT

BIN

GIN

GREEN INPUT

BLUE INPUT

ACC

ACC CONTROL CAPACITOR

F432

4.32MHz FILTER

GROUND

GND

PALIN

PAL CHROMA INPUT

Vcc

SUPPLY VOLTAGE

BLK

BLANKING INPUT

GOUT

GREEN OUTPUT

ROUT

RED OUTPUT

2110A-01.EPS

PIN CONNECTIONS

SHRINK 42

(Plastic Package)

ORDER CODE : STV2110A

s

RGB AND FAST BLANKING INPUTS

s

AUTOMATIC CUT-OFF CONTROL

s

DC-CONTROLLED

BRIGHTNESS,

CON-

TRAST AND SATURATION

s

CERAMIC 500kHz VCO FOR LINE DEFLEC-

TION

s

CHROMA STANDARD AUTOMATIC IDENTIFI-

CATION

s

BIDIRECTIONAL I/O FOR CHROMA STAND-

ARD

s

PHASE-LOCKED REFERENCE OSCILLATOR

USING A STANDARD 4.43MHz

s

OSD CAPABILITY ON OUTPUTS

s

VIDEO IDENTIFICATION GENERATOR

DESCRIPTION

The STV2110A is a PAL-SECAM chroma decoder,

video and H/V deflection processor for CTV.

Used with the TDA8222, this IC permits a complete

low cost solution with external output stages.

It is pin compatible with STV2102 PAL only proces-

sor.

This is advance information on a new product now in development or undergoing evaluation. Details are subject to change without no tice.

1/15

background image

SAT

Black

Insertion

Clamp

Black

Reference

Saturation

Matrix

RGB

Switch

Contrast

+

Clamp

35

16

SAT

FBL

RIN

GIN

BIN

CTR

Tube

Temp

Meas.

Brightness

36

BRIG

Blanking

RGB

Cut-off

Blk.

RGB

Leak.

Current

Meas.

5

HVcc

Vcc

Vcc

XVCO

90deg

SECAM

Ident.

Phase

Detector

Killer

Burst

Detector

Permutator

Standard

Control

DL

Matrix

ACC

19

32

34

33

CXTL

CLPF

ACC

CKP

PALIN

SECIN

YIN

9

Flip-Flop

PAL

Flip-Flop

SECAM

22

25

23

20

24

Burst

Gate

Generator

13

Sync.

Sep.

12

Mute

10

Phase

Comp.

2

Phase

Shift

Divider

Phase

Comp.

1

VCO

Line

Output

Frame

Output

Decoder

11

15

14

HOUT

VOUT

SXTL

SLPF

CVBS

CKS

F432

PS

CDB

F425

CDR

F440

LFB

3

38

8

ROUT

GOUT

BOUT

COR

COG

COB

ICAT

Frame

Sync.

Separator

GND

DLO

DLI

1

27

41

37

39

40

4

6

7

42

2

BLK

Blank.

Comp.

Line

Counter

PAL

Demod.

SECAM

Demod.

30

18

17

31

21

26

29

28

GND

Y

Input

Contrast

2110A-02.EPS

BLOCK DIAGRAM

STV2110A

2/15

background image

FUNCTIONAL DESCRIPTION

DEFLECTION

Synchronization Separator

The synchronization separator is based on the

bottom of synchronization pulses alignment to an

internal reference voltage. An external capacitor

permits to align synchro. pulses, two external resis-

tors determines the detection threshold of synchro

pulses. The frame synchronization pulses are

locked to a 32

µ

s reference signal to perfect inter-

lacing.

Horizontal Scanning

The horizontal scanning frequency is obtained from

a 500kHz VCO. The circuit uses two phase-locked

loops (PLL). The first one controls the frequency;

the second one, fully integrated, controls the rela-

tive phase of the synchronization and the line fly-

back signals.

The first PLL has two times constants : a long time

constant during the picture to have a good noise

immunity, a short time constant at the beginning of

the frame to recapture faster the phase in case of

VCR video signal. More over, the PLL is in short

time constant three lines before frame pulses oc-

cured, it permits to ensure good interlacing when

the video signal comes from a VCR tape with high

phase error.

The horizontal output signal is 28

µ

s width. On

starting up, horizontal pulses are enabled at

V

CC

= 6.8V. On shutting down, horizontal pulses

are inhibited for V

CC

= 6.2V.

Vertical Scanning

The windows for the frame sync detection are

generated by a count down system. The selection

of the windows is determined by the IC status :

- video identification off - window : 248/314

- video identification on - window : 248/352

When a sync pulse is detected inside the window

a 10.5 lines long pulse is provided to V

OUT

pin.

The count down system provides also the needed

signals for the time constant switch, the line PLL

inhibition and service signals to the rest of the IC.

CHROMA

ACC Amplifier, DL Matrix, Permutator and De-

modulator

The correct chroma subcarrier input, issued from

bandpassor bell filter, is internally selected with the

standard. The ACC amplifier envolves three

stages : the first one select the correct input, the

second one the -6dB in picture (PAL mode), the

third one is controled by the ACC voltage.

The dynamic range is over than 30dB.

The chrominance output signal is fed to the delay

line.

- PAL mode :

the adding and substracting direct and delayed

signals are performed by the DL matrix function.

Two synchronous demodulators multiplies

the (B-Y) signal with the 0 degree phase

4.43MHz reference signal and the (R-Y) signal

with the alternate

±

90 deg. 4.43MHz phase

reference signal.

- SECAM mode :

the permutator separates the two (B-Y) and (R-Y)

subcarriers. These signals are demodulated by

two FM demodulators with two external L, C

centered on f

O(blue)

= 4.25MHz and f

O(red)

=

4.406MHz.

4.43MHz Phase Locked Loop

The oscillating frequency of the 4.43MHz crystal

oscillator is controlled by the output voltage of the

loop filter. The phase detector will lock the 90 de-

gree reference signal to the direct burst signal.

A 90 degree phase shifter permits to recover the

0 degree reference signal. A flip-flop driven by line

pulses permits to generate the alternate

±

90 de-

gree signal.

ACC Control and Color Killer

PAL mode :

the direct burst signal is demodulated with the

±

90

degree reference signal. The demodulation result

is used by ACC control and killer function.

SECAM mode :

ACC control is done by a X

2

demodulator. For

identification the burst signals of the red and blue

lines are demodulated by the external LC con-

nected on Pin 31, it is centered at 4.32MHz. This

give positive and negative signals which are in-

verted by the signal coming out of the SECAM

flip-flop.

In both standard, if the demodulation result is al-

ways positive, the killer capacitor is charged and

the standard is identified (color ON). When de-

modulation result is always negative, the killer ca-

pacitor voltage reaches the flip-flop inhibition level,

so the alternace sequence is reversed and the

capacitor is charged again.

In case of no video signal, both killer capacitors

voltage are maintained about V

CC

/2, below the

color off threshold.

In PAL or SECAM, the ACC control voltage is

obtained by the peak detection of the demodulated

burst.

STV2110A

3/15

background image

Automatic Standard Identification

The circuit is alternately forced in each mode during

two fields (PAL mode, SECAM mode disabled or

SECAM mode, PAL mode disabled).

If PALsignal is identified, the alternate PAL/SECAM

sequency is locked in PAL mode.

To have a SECAM identification, the circuit must

memorizes a first SECAM identification, than test

the PAL mode and confirm a second SECAM iden-

tification. The SECAM identification will take from

four to six fields.

Output Pin 21, named PS, is high level in PAL mode

and low level in SECAM mode.

Forced standard : Pin 21 can be used for the

purpose :

- Pin 21 to HVCC : PAL mode

- Pin 21 to ground : SECAM mode

VIDEO

Input Stage

The luminance input is controlled by the contrast

control stage which range is 20dB.

The luminance and color difference signals are

added in the video matrix circuit to obtain the color

signals.

The color signals are sent to an RGB switch which

will drive to the outputs either internal RGB signals

or external RGB signals.

Automatic Cut-off Control

The black levels of the RGB outputs are controlled

with the cut-off loops during three line periods after

the frame retrace. The cut-off measurements are

sequentially achieved during these three lines. The

leakage current measurement is achieved during

the frame retrace and memorized on an internal

capacitor, thus the circuit is able to extract the

cut-off current from the total current measurement.

Warm-up Detector

At the start-up, the cut-off loops are switch off, a

white level is inserted on the luminance signal until

a cathode current is detected. Then the cut-off

loops are released.

RGB Inputs

To avoid the black level of the inserted signal

differing from the black level of the normal video

signal, the external RGB are clamped to the black

level of the luminance signal. Therefore, an AC

coupling is required for the RGB inputs.

The RGB inputs are controlled by a 12dB range

contrast control stage.

ABSOLUTE MAXIMUM RATINGS

Symbol

Parameter

Value

Unit

HV

cc

Horizontal Supply Voltage (Pin 5)

12

V

V

cc

Video & Chroma Supply Voltage (Pins 1-41)

HV

CC

+ 0.5

V

H

OUT

Horizontal Output (Pin 15)

12

V

T

stg

Storage Temperature

-55, +150

o

C

T

oper

Operating Temperature

0, +70

o

C

2110A-01.TBL

THERMAL DATA

Symbol

Parameter

Value

Unit

R

th (j-a)

Junction-ambient Thermal Resistance

Max.

60

o

C/W

2110A-02.TBL

DC AND AC ELECTRICAL CHARACTERISTICS

(HV

CC

= V

CC

= 9V, T

amb

= 25

o

C unless otherwise specified)

Symbol

Parameter

Test Conditions

Min.

Typ.

Max.

Unit

HV

cc

Scanning Supply Voltage (Pin 5)

8.1

9

9.9

V

V

cc

Video & Chroma Supply Voltage (Pins 1-41)

8.1

9

9.9

V

I

cch

Scanning Supply Current (pin 5)

No load

25

35

mA

I

ccv&c

Video & Chroma Supply Current (Pins 1-41)

No load

45

55

mA

P

D

Total Power Dissipation

No load

630

890

mW

2110A-03.TBL

STV2110A

4/15

background image

DC AND AC ELECTRICAL CHARACTERISTICS (continued)

(HV

CC

= V

CC

= 9V, T

amb

= 25

o

C unless otherwise specified)

Symbol

Parameter

Test Conditions

Min.

Typ.

Max.

Unit

LUMINANCE INPUT (Pin 9)

V

BW9

Input Voltage

350

490

mV

PP

V

DC9

DC Level

No input signal

2.6

V

I

g

Input Current

During burst period

Out of burst period

±

150

1

µ

A

µ

A

G

9

Luma Gain

7.4

BW467

Bandwidth (Y to R, G, B outputs)

-3dB

6

MHz

CONTRAST CONTROL (Pin 16)

V

16

Contrast Control Voltage

2 to 4

V

V

16 (Max.)

Allowed Control Voltage

5

V

G

16

Contrast Control Range

20

dB

I

16

Input Current

10

µ

A

BRIGHTNESS CONTROL (Pin 36)

V

36

Brightness Control Voltage

1.8 to 4.3

V

V

36 (Max.)

Allowed Control Voltage

5

V

I

36

Input Current

10

µ

A

SATURATION CONTROL INPUT (Pin 27)

V

27

Saturation Control Voltage

2 to 4

V

V

27 (Max.)

Allowed Control Voltage

5

V

G

27

Saturation Control Range

-50

dB

V

27M

Mute Level

0.5

V

I

27

Input Current

10

µ

A

RGB OUTPUTS (Pins 4-6-7)

V

BW 4-6-7

Output Signal Amplitude

(black to white)

0.35V B to W @ Pin 9

Contrast @ 4V

Sat. & Brig. @ 3V

2.6

V

I

4-6-7

Individual Output Sinking Current

2

mA

VM

4-6-7

Maximum Peak White Level

7.8

V

V

blank 4-6-7

Blanking Level

0.5

V

V

CO min.

Minimum Level of Inserted Cut-off Lines

2.5

V

V

CO max.

Maximum Level of Inserted Cut-off Lines

4.5

V

Relative Variation in Black Level with Various

CONT. SAT. BRIG between the 3 channels

20

mV

V

temp

Black Level Thermal Drift

0.5

mV/

o

C

Tracking between Luminance and Chrominance

Signals over 10dB Contrast Control

2

dB

RGB INPUTS (Pins 37-39-40)

V

BW37-39-40

Input Amplitude (B to W)

0.7

2

V

V

clamp

37-39-40

Clamp Level

Contrast max

1.8

V

I

37-39-40

Control Current

±

150

µ

A

I

i37-39-40

Leakage Current

1

µ

A

BW

37-39-40

Bandwidth

-3dB

8

MHz

G

CTR

RGB Contrast Control Range

14

dB

G

37-39-40

RGB Gain

3.7

2110A-04.TBL

STV2110A

5/15

background image

DC AND AC ELECTRICAL CHARACTERISTICS (continued)

(HV

CC

= V

CC

= 9V, T

amb

= 25

o

C unless otherwise specified)

Symbol

Parameter

Test Conditions

Min.

Typ.

Max.

Unit

FAST BLANKING INPUT (Pin 35)

V

TH1-35

First Threshold (switching)

0.7

V

V

TH2-35

Second Threshold (blanking)

2.1

V

T

switch

Switching Delay

50

ns

T

blank

Blanking Delay

100

ns

CATHODE CURRENT INPUT (Pin 42)

V

REF42

Leakage Current Reference Voltage

1.75

V

V

REF42

CO Reference refered to Leakage Current

Reference

250

mV

I

42

Output Current

150

µ

A

V

sb42

Start-beam Current Detection Reference

Voltage

2.4

V

AUTOMATIC CUT-OFF (Pin 3-8-38)

Cut-off Capacitor Clamping Current

±

100

µ

A

PAL CHROMINANCE INPUT (Pin 18)

V

18

Input Level

0.3

1.0

V

PP

V

burst-18

Minimum Burst Signal Amplitude within the

ACC Control Range

30

mV

PP

G

ACC

ACC Control Range

Change of burst over whole

ACC Control Range < 1dB

30

dB

R

18

Input Impedance

8

k

V

DC-18

DC Level

No input signal

3.5

V

SECAM CHROMINANCE INPUT (Pin 17)

V

17

Input Level

0.3

1.0

V

PP

V

burst-17

Minimum Burst Signal Amplitude within the

ACC Control Range

30

mV

PP

R

17

Input Impedance

20

k

V

DC-17

DC Level

No input signal

3.5

V

ACC CAPACITOR (Pin 30)

I

30

Charging Current

During burst gate period

250

µ

A

I

i30

Leakage Current

Out of burst gate period

1

µ

A

PLL LOOP FILTER (Pin 34)

I

34

Control Current

400

µ

A

CHROMAXTAL (Pin 33)

CR

33

Catching Range

±

700

Hz

SUBCARRIER OUTPUT (Pin 22)

V

burst-22

Output Burst Amplitude (PAL mode)

Within ACC Control Range

2

Vpp

PAL KILLER CAPACITOR (Pin 32)

V

OFF-32

Color off Threshold

5.0

V

V

ON-32

Color on Threshold

5.4

V

V

INH-32

PAL Flip-flop Inhibition Level

3.2

V

I

32

Control Current

250

µ

A

V

nom-32

Voltage with Nominal Input Signal

6.0

V

2110A-05.TBL

STV2110A

6/15

background image

DC AND AC ELECTRICAL CHARACTERISTICS (continued)

(HV

CC

= V

CC

= 9V, T

amb

= 25

o

C unless otherwise specified)

Symbol

Parameter

Test Conditions

Min.

Typ.

Max.

Unit

SECAM KILLER CAPACITOR (Pin 23)

V

OFF-23

Color off Threshold

5.6

V

V

ON-23

Color on Threshold

6

V

V

INH-23

SECAM Flip-flop Inhibition Level

3.2

V

I

23

Control Current

250

µ

A

V

nom-23

Voltage with Nominal input Signal

7.3

V

DELAYED CHANNEL INPUT (Pin 20)

V

DC-20

DC Level

No input Signal

2.2

V

R

20

Input Impedance

PAL standard

SECAM standard

8

20

k

k

4.25MHz AND 4.40MHz FILTER (Pins 28-31)

V

DC-28-31

DC Level

No input signal

2.3

V

R

28-31

Input Impedance

20

k

RED AND BLUE DEEMPHASIS CAPACITORS (Pins 26-29)

V

DC-26-29

DC Level

No input signal

6.4

V

R

26-29

Input Impedance

6

k

4.32MHz FILTER (Pin 25)

V

DC-25

DC Level

No input signal

3.5

V

R

25

Input Impedance

40

k

FORCING/STANDARD IDENTIFICATION (Pin 21)

Max.Current on PS Output

PAL

SECAM

+ 5

- 5

mA

mA

DC Output Voltage

PAL

SECAM

7.5

1.5

V

V

DC input Voltage

PAL

SECAM

HV

CC

0.0

V

V

COMPOSITE VIDEO BASE BAND SIGNAL (Pin 12)

V

REF-12

Clamp Voltage

I

12

= - 1

µ

A

1.6

1.85

2.1

V

V

12

Video Input Signal (sync to white)

1

V

PP

I

12

Sync Threshold

12

µ

A

SCANNING XTAL (Pin 11)

F

11

Frequency after Divider

15.625

kHz

CR

11

Frequency Control Range after Divider

±

700

Hz

PLL LOOP FILTER (Pin 10)

I

iow-10

Output Current

Long time constant

0.15

mA

I

high-10

Output Current

Short time constant

0.40

mA

DELAYED LINE FLYBACK INPUT (Pin 13)

V

TH-13

Threshold

0.6

V

V

13

Allowed Voltage Range

- 0.4

HV

CC

V

I

13

Input Current

V

13

< 0.6V

5

µ

A

2110A-06.TBL

STV2110A

7/15

background image

DC AND AC ELECTRICAL CHARACTERISTICS (continued)

(HV

CC

= V

CC

= 9V, T

amb

= 25

o

C unless otherwise specified)

Symbol

Parameter

Test Conditions

Min.

Typ.

Max.

Unit

DIRECT BLANKING INPUT (Pin 2)

V

TH-2

Threshold

0.6

V

V

2

Allowed Voltage Range

- 0.4

HV

CC

V

I

2

Input Current

V

2

< 0.6V

5

µ

A

HORIZONTAL OUTPUT (Pin 15)

T

15

Output Pulse Width

26

28

29

µ

s

V

low-15

Output Voltage (open collector)

I

15

= 10mA

1.5

V

V

5 start

HV

CC

Start Threshold

6.8

V

V

5 stop

HV

CC

Stop Threshold

6.2

V

t

15

ϕ

2 Phase Range

12

µ

s

VERTICAL OUTPUT (Pin 14)

T

14

Output Pulse Width

10.5

line

T

sync1

Frame Synchro. Window (search)

248 to 352

line

V

low-14

Output Voltage (open collector)

1

V

2110A-07.TBL

RGB Output Signal

100%

0%

50%

2

3

4

5

V

16

(V)

2110A-03.EPS

Figure 1 :

Contrast Control Curve

RGB Output Signal

100%

0%

50%

2

3

4

5

V

27

(V)

2110A-04.EPS

Figure 2 :

Saturation Control Curve

V

2

3

4

5

2V

-1V

1V

0V

V

36

(V)

2110A-05.RPS

Figure 3 :

Difference between Black Level and

measuring Level at RGB Outputs as

a function of the Brightness Control

Input

STV2110A

8/15

background image

3-8-38

42

2110A-06.EPS

Figure 4 : Pins 3-8-38-42 (COG, COB, COR, ICAT)

37-39-40

2110A-07.EPS

Figure 5 : Pins 37-39-40 (RIN, GIN, BIN)

4-6-7

2110A-08.EPS

Figure 6 : Pins 4-6-7 (ROUT, GOUT, BOUT)

9

2110A-09.EPS

Figure 7 : Pin 9 (YIN)

10

2110A-10.EPS

Figure 8 : Pin 10 (SLPF)

STV2110A

9/15

background image

11

2110A-11.EPS

Figure 9 : Pin 11 (SXTL)

V

REF

12

2110A-12.EPS

Figure 10 : Pin 12 (CVBS)

2-13

2110A-13.EPS

Figure 11 : Pins 2-13 (BLK, LFB)

14

2110A-14.EPS

Figure 12 : Pins 14 (VOUT)

Mute

(Pin 27)

16-27

2110A-16.EPS

Figure 14 : Pins 16-27 (CTR, SAT)

15

2110A-15.EPS

Figure 13 : Pin 15 (HOUT)

STV2110A

10/15

background image

V

REF1

V

REF2

IPAL

ISEC

20

2110A-17.EPS

Figure 15 : Pin 20 (DLI)

21

2110A-18.EPS

Figure 16 : Pin 21 (PS)

V

REF

25

2110A-19.EPS

Figure 17 : Pin 25 (F432)

STV2110A

11/15

background image

REF

V

V

REF2

17

18

2110A-20.EPS

Figure 18 : Pins 17-18 (SECIN, PALIN)

V

REF

28

31

2110A-21.EPS

Figure 19 : Pins 28-31 (F440, F425)

V

REF

26

29

2110A-22.EPS

Figure 20 : Pins 26-29 (CDB, CDR)

23-32

2110A-23.EPS

Figure 21 : Pins 23-32 (CKS, CKP)

22

2110A-24.EPS

Figure 22 : Pin 22 (DLO)

36

2110A-25.EPS

Figure 23 : Pin 36 (BRIG)

STV2110A

12/15

background image

IPAL

ISEC

30

2110A-26.EPS

Figure 24 : Pin 30 (ACC)

33

2110A-27.EPS

Figure 25 : Pin 33 (CXTL)

Phase

Comparator

Base Current

Compensation

34

2110A-28.EPS

Figure 26 : Pin 34 (CLPF)

35

2110A-29.EPS

Figure 27 : Pin 35 (FBL)

STV2110A

13/15

background image

STV2110A

10nF

1k

1k

4.43MHz

CXTL

CLPF

ACC

V

CC

100nF

4.7nF

270k

330k

18k

CVBS

DL

&

TRAP

YIN

9

33

34

32

33nF

47nF

CKP

6.8nF

CKS

10nF

1k

CVBS

120pF

30

10

µ

H

PALIN

CVBS

10

µ

H

21

SECIN

10n

F

18

PS

FBL

FBL

22nF

75

R

IN

GIN

BIN

22nF

75

22nF

RIN

GIN

BIN

75

35

39

5

HVcc

Vc

c

22nF

100

µ

F

Vcc

22nF

100

µ

F

HVcc

75

100nF

100nF

100nF

22k

BRIG

COR

COG

COB

39k

15k

38

3

8

36

BRIG

22k

39k

15k

CTR

CTR

16

ICAT

47k

Vcc

Vcc

ICAT

ROUT

GOUT

BOU

T

22k

39k

15k

Vcc

SAT

1

00nF

470

470

470

6

SAT

MUTE

V

CC

VOUT

V

CC

HOUT

1k

47nF

390

+V

LINE

YOKE

RAMP

GENERATOR

(TDA1771)

14

15

11

10

12

SXTL

SLPF

CVBS

560k

56pF

100nF

3.9k

CVBS

3.3nF

503kHz

DLI

DLO

10nF

GND

24

20

17

DL

1k

680

390

750

8.2

µ

H

10

µ

H

10nF

13

F432

F425

CDR

CDB

10

µ

H

150pF

10nF

LFB

10

µ

H

1k

10nF

22

26

F440

10

µ

H

1k

10nF

25

VERTICAL

DEFLECTION

13

7

4

0

4

2

27

4

7

23

19

29

28

31

2

BLK

1k

4.7nF

330pF

100pF

100pF

1.2k

5.6k

41

2k

GND

180pF

180pF

10k

100

2x

1N4148

1k

100nF

100nF

H

H

1.2k

1

µ

F

22k

18k

V

CC

H

9V

9V

2Vpp

2110A-30.EPS

APPLICATION DIAGRAM

STV2110A

14/15

background image

1

21

A

a1

L

e

D

E

Stand-off

b2

F

e4

42

22

b

e3

I

b1

PMSDIP42.EPS

PACKAGE MECHANICAL DATA

42 PINS - PLASTIC SHRINK DIP

Dimensions

Millimeters

Inches

Min.

Typ.

Max.

Min.

Typ.

Max.

A

3.30

0.130

a1

0.51

0.020

b

0.35

0.59

0.014

0.023

b1

0.20

0.36

0.008

0.014

b2

0.75

1.42

0.030

0.056

b3

0.75

0.030

D

39.12

1.540

E

15.57

17.35

0.613

0.683

e

1.778

0.070

e3

35.56

1.400

e4

15.24

0.600

F

14.48

0.570

i

5.08

0.200

L

2.54

0.100

SDIP42.TBL

Information furnished is believed to be accurate and reliable. However, SGS-THOMSON Microelectronics assumes no responsibility

for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result

from its use. No licence is granted by implication or otherwise under any patent or patent rights of SGS-THOMSON Microelectronics.

Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all

information previously supplied. SGS-THOMSON Microelectronics products are not authorized for use as critical components in life

support devices or systems without express written approval of SGS-THOMSON Microelectronics.

1994 SGS-THOMSON Microelectronics - All Rights Reserved

Purchase of I

2

C Components of SGS-THOMSON Microelectronics, conveys a license under the Philips

I

2

C Patent. Rights to use these components in a I

2

C system, is granted provided that the system conforms to

the I

2

C Standard Specifications as defined by Philips.

SGS-THOMSON Microelectronics GROUP OF COMPANIES

Australia - Brazil - China - France - Germany - Hong Kong - Italy - Japan - Korea - Malaysia - Malta - Morocco

The Netherlands - Singapore - Spain - Sweden - Switzerland - Taiwan - Thailand - United Kingdom - U.S.A.

STV2110A

15/15