background image

1

FET BIAS CONTROLLER WITH POLARISATION

SWITCH AND TONE DETECTION

ISSUE 1 - JUNE 2001

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

DEVICE DESCRIPTION

The ZNBG series of devices are designed to meet the

bias requirements of GaAs and HEMT FETs

commonly used in satellite receiver LNBs, PMR,

cellular telephones etc. with a minimum of external

components.

With the addition of two capacitors and a resistor the

devices provide drain voltage and current control for

three external grounded source FETs, generating

the regulated negative rail required for FET gate

biasing whilst operating from a single supply. This

negative bias, at -2.8 volts, can also be used to

supply other external circuits.

The ZNBG3115/16 includes bias circuits to drive up

to three external FETs. A control input to the device

selects either one of two FETs as operational, the

third FET is permanently active. This feature is

normally used as an LNB polarisation switch. Also

specific to Universal LNB applications is the 22kHz

tone detection and logic output feature which is

used to enable high and low band frequency

switching.

The ZNBG3115/16 has been designed to cope with

DiSEqC™ ready set top boxes and rejects all

transients from channel switching.

Drain current setting of the ZNBG3115/16 is user

selectable over the range 0 to 15mA, this is achieved

with addition of a single resistor. The series also offers

the choice of drain voltage to be set for the FETs, the

3115 gives 2.2 volts drain whilst the 3116 gives 2 volts.

These devices are unconditionally stable over the full

working temperature with the FETs in place, subject to

the inclusion of the recommended gate and drain

capacitors. These ensure RF stability and minimal

injected noise.

It is possible to use less than the devices full

complement of FET bias controls, unused drain and gate

connections can be left open circuit without affecting

operation of the remaining bias circuits.

To protect the external FETs the circuits have been

designed to ensure that, under any conditions including

power up/down transients, the gate drive from the bias

circuits cannot exceed the range -3.5V to 1V.

Additionally each stage has its own individual current

limiter. Furthermore if the negative rail experiences a

fault condition, such as overload or short circuit, the

drain supply to the FETs will shut down avoiding

excessive current flow.

The ZNBG3115/16 are available in QSOP16 and QSOP20

for the minimum in device size. Device operating

temperature is -40 to 80°C to suit a wide range of

environmental conditions.

FEATURES

Provides bias for GaAs and HEMT FETs

Drives up to three FETs

Dynamic FET protection

Drain current set by external resistor

Regulated negative rail generator requires only

2 external capacitors

Choice in drain voltage

Wide supply voltage range

Polarisation switch for LNBs

22kHz tone detection for band switching

Tone detector ignores unwanted signals

Support fr MIMIC, FET and Bipolar local

oscillator devices

Compliant with ASTRA control specifications

QSOP 16 and 20 surface mount packages

APPLICATIONS

Satellite receiver LNBs

Private mobile radio (PMR)

Cellular telephones

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

2

ABSOLUTE MAXIMUM RATINGS

Supply Voltage

-0.6V to 12V

Supply Current

100mA

Input Voltage (V

POL

)

25V Continuous

Drain Current (per FET)

0 to 15mA

(set by R

CAL

)

Operating Temperature

-40 to 80°C

Storage Temperature

-50 to 85°C

Power Dissipation (T

amb

= 25°C)

QSOP16

500mW

QSOP20

500mW

ELECTRICAL CHARACTERISTICS. TEST CONDITIONS

(Unless otherwise stated):T

amb

= 25°C,V

CC

=5V,I

D

=10mA (R

CAL

=33k )

SYMBOL

PARAMETER

CONDITIONS

LIMITS

UNITS

MIN.

TYP.

MAX.

V

CC

Supply Voltage

5

10

V

I

CC

Supply Current

I

D1

= I

D2

(or I

D12

) = I

D3

=0

I

D1

=0, I

D2

(or I

D12

)=I

D3

=10mA, V

POL

=14V

I

D2

=0,I

D1

(or I

D12

)=I

D3

=10mA, V

POL

=15.5V

I

D1

and I

D3

=0, I

LB

=10mA

I

D1

and I

D3

=0, I

HB

=10mA

8.5

28

28

18

18

15

35

35

25

25

mA

mA

mA

mA

mA

V

SUB

Substrate Voltage

(Internally generated) I

CSUB

=0

I

CSUB

=-200

µA

-3.05

-2.8

-2.55

-2.4

V

V

E

ND

E

NG

Output Noise

Drain Voltage

Gate Voltage

C

G

=4.7nF, C

D

=10nF

C

G

=4.7nF, C

D

=10nF

0.02

0.005

Vpkpk

Vpkpk

f

O

Oscillator Frequency

180

330

800

kHz

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

3

SYMBOL

PARAMETER

CONDITIONS

LIMITS

UNITS

MIN.

TYP.

MAX.

GATE CHARACTERISTICS

I

GO

Output Current Range

-30

2000

A

I

Dx

V

POL

I

GOx

(mA)

(V)

A)

V

G1O

V

G1L

V

G1H

Output Voltage

Gate 1

Off

Low

High

I

D1

=0

V

POL

=14

I

GO1

=-10

I

D1

=12 V

POL

=15.5 I

GO1

=-10

I

D1

=8

V

POL

=15.5 I

GO1

=0

-2.5

-2.5

0.4

-2.25

-2.25

0.75

-2.0

-2.0

1.0

V

V

V

V

G2O

V

G2L

V

G2H

Output Voltage

Gate 2

Off

Low

High

I

D2

=0

V

POL

=15.5 I

GO2

=-10

I

D2

=12 V

POL

=14

I

GO2

=-10

I

D2

=8

V

POL

=14

I

GO2

=0

-2.5

-2.5

0.4

-2.25

-2.25

0.75

-2.0

-2.0

1.0

V

V

V

V

G3L

V

G3H

Output Voltage

Gate 3

Low

High

I

D3

=12

I

GO3

=-10

I

D3

=8

I

GO3

=0

-3.0

0.4

-2.75

0.75

-2.5

1.0

V

V

DRAIN CHARACTERISTICS

I

D

Current

8

10

12

mA

I

Drng

Current range

Set by R

cal

0

15

mA

DI

DV

DI

DV

Current Change

with V

CC

with T

j

V

CC

= 5 to 10V

T

j

=-40 to +80°C

0.5

0.05

%/V

%/°C

V

D1

Drain 1 Voltage: High

ZNBG3115

ZNBG3116

I

D1

=10mA, V

POL

=15.5V

I

D1

=10mA, V

POL

=15.5V

2.0

1.8

2.2

2.0

2.4

2.2

V

V

V

D2

Drain 2 Voltage: High

ZNBG3115

ZNBG3116

I

D2

=10mA, V

POL

=14V

I

D2

=10mA, V

POL

=14V

2.0

1.8

2.2

2.0

2.4

2.2

V

V

V

D3

Drain 3 Voltage: High

ZNBG3115

ZNBG3116

I

D3

=10mA, V

POL

=15.5V

I

D3

=10mA, V

POL

=15.5V

2.0

1.8

2.2

2.0

2.4

2.2

V

V

⌬V

DV

⌬V

DT

Voltage Change

with V

CC

with T

j

V

CC

= 5 to 10V

T

j

=-40 to +80°C

0.5

50

%/V

ppm

I

L1

I

L2

Leakage Current

Drain 1 †

Drain 2 †

V

D1

=0.5V, V

POL

=14V

V

D2

=0.5V, V

POL

=15.5V

10

10

A

A

†QSOP20 only

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

4

SYMBOL

PARAMETER

CONDITIONS

LIMITS

UNITS

MIN.

TYP.

MAX.

TONE DETECTION CHARACTERISTICS

V

OUT

Filter Amplifier

Bias Voltage

5

I

fin

=0

1.75

1.95

2.15

V

F

inz

Input Impedance

V

FIN

=100mV p/p

150

AG

Amplifier Gain

V

FIN

=100mV p/p

30

V/mA

FV

T

V Threshold

5

100

170

350

mV p/p

V

LOV

Output Stage

L

OV

Volt. Range

6

I

L

=50mA(L

B

or H

B

)

-0.5

V

CC

-1.8 V

I

LOV

L

OV

Bias Current

V

LOV

=0

0.02

0.15

1.0

µA

V

LBL

L

B

Output Low

V

LOV

=0

I

L

=0

Enabled

6

Rlb-Csub=1M

-3.05

-2.80

-2.55

V

V

LOV

=3V I

L

=0mA

Enabled

6

Rlb-Csub=1M

-0.01

0

0.1

V

V

LBH

L

B

Output High

V

LOV

=0

I

L

=10mA

Disabled

6

V

LOV

=3V I

L

=50mA

Disabled

6

-0.025

2.9

0

3.0

0.025

3.1

V

V

V

HBL

H

B

Output Low

V

LOV

=0

I

L

=0

Disabled

6

Rhb-Csub=1M

-3.05

-2.80

-2.55

V

V

LOV

=3V I

L

=0

Disabled

6

Rhb-Gnd=1M

-0.01

0

0.1

V

V

V

HBH

H

B

Output High

V

LOV

=0

I

L

=10mA

Enabled

6

V

LOV

=3V I

L

=50mA

Enabled

6

-0.025

2.9

0

3.0

0.025

3.1

V

V

POLARITY SWITCH CHARACTERISTICS

I

POL

Input Current

V

POL

=25V (Applied via R

POL

=2k

Ω)

10

25

40

µA

V

TPOL

Threshold Voltage

V

POL

=25V (Applied via R

POL

=2k

Ω)

14

14.75

15.5

V

T

SPOL

Switching Speed

V

POL

=25V (Applied via R

POL

=2k

Ω)

100

ms

NOTES:

1. The negative bias voltages specified are generated on-chip using an internal oscillator. Two external capacitors, C

NB

and C

SUB

, of 47nF are required for this

purpose.

2. The characteristics are measured using an external reference resistor R

CAL

of value 33k wired from pins R

CAL

to ground.

3. Noise voltage is not measured in production.

4. Noise voltage measurement is made with FETs and gate and drain capacitors in place on all outputs. C

G

, 4.7nF, are connected between gate outputs and

ground, C

D

, 10nF, are connected between drain outputs and ground.

5 . These parameters are linearly related to V

CC

6. These parameters are measured using Test Circuit 1

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

5

TEST CIRCUIT 1

Note: Same circuit used for QSOP16 option but with adjusted pinout.

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

6

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

7

FUNCTIONAL DIAGRAM

FUNCTIONAL DESCRIPTION

The ZNBG devices provide all the bias requirements for external FETs, including the generation of the negative

supply required for gate biasing, from the single supply voltage.The diagram above shows a single stage from

the ZNBG series. The ZNBG3115/16 contains 3 such stages. The negative rail generator is common to both

devices.

The drain voltage of the external FET Q

N

is set by the ZNBG device to its normal operating voltage. This is

determined by the on board V

D

Set reference, for the ZNBG3115 this is nominally 2.2 volts whilst the ZNBG3116

provides nominally 2 volts.

The drain current taken by the FET is monitored by the low value resistor ID Sense. The amplifier driving the gate

of the FET adjusts the gate voltage of Q

N

so that the drain current taken matches the current called for by an

external resistor R

CAL

.

Since the FET is a depletion mode transistor, it is often necessary to drive its gate negative with respect to ground

to obtain the required drain current. To provide this capability powered from a single positive supply, the device

includes a low current negative supply generator. This generator uses an internal oscillator and two external

capacitors, C

NB

and C

SUB

.

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

8

The following schematic shows the function of the V

POL

input. Only one of the two external FETs numberd Q1 and

Q2 are powered at any one time, their selection is controlled by the input V

POL

. This input is designed to be wired

to the power input of the LNB via a high value (10k) resistor. With the input voltage of the LNB set at or below 14V,

FET Q2 will be enabled. With the input voltage at or above 15.5V, FET Q1 will be enabled. The disabled FET has its

gate driven low and its drain terminal is switched open circuit. It is permissible to connect the drain pins D1 and

D2 together if required by the application circuit; this is done internally in the QSOP16 version. FET number Q3 is

always active regardless of the voltage applied to V

POL

.

Control Input Switch Function

Input Sense

Polarisation

Select

≤ 14 volts

Vertical

FET Q2

≥ 15.5 volts

Horizontal

FET Q1

QSOP 20 Version

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

9

For many LNB applications, tone detection for band switching is required. The ZNBG3115/16 includes all the

circuitry necessary to detect the presence of a 22kHz tone modulated on the supply input to the LNB. The main

elements of the detector are an op-amp, a rectifier/smoother and a comparitor. The op-amp has a pre-set internal

feedback resistor so that just a simple RC network wired to the input gives user defined gain and low frequency

cut filter characteristics. The RC network components also serve two other purposes. The resistor provides

overvoltage protection for the Vpol pin and the capacitor minimises tone interference of the Vpol threshold. The

upper frequency roll-off of the op-amp has been set internally at above 100kHz to allow the amplifier to be used

with other common tone switch frequencies.

The rectifier/smoother/comparitor function is provided by a complex propriety circuit that allows the

ZNBG3115/16 to reliably detect wanted tones whilst ignoring low frequency square wave switch box signals,

DiSEqC™ bursts and supply switching transients common when using DiSEqC-2™ ready set-top boxes. This is

all achieved without the need for any further external components. The threshold of the comparitor is supply

dependent, hence the gain of the preceding op-amp must be adjusted in line with supply voltage. See the table

below for recommended values for 22kHz detection, given for a range of supplies.

Table_1

Filter

Components

Supply Voltage (Vcc)

5V

6V

7V

8V

9V

10V

Cf

4.7nF

4.7nF

4.7nF

10nF

10nF

10nF

Rvpol (R2)

2k

1.8k

1.5k

1.3k

1.1k

1.0k

Note: Optimised for F(tone) = 22kHz.

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

10

APPLICATIONS CIRCUIT

The diagrams below show partial application circuits for the ZNBG series showing all external components

required for appropriate biasing. The bias circuits are unconditionally stable over the full temperature range with

the associated FETs and gate and drain capacitors in circuit.

To minimise board space the ZNBG3115/3116 is offered in a QSOP16 package. To reduce the pin count Drain 1

and Drain 2 have been internally connected. This is possible because only one of the two bias stages can biased at

one time.The QSOP16 offers a 40% reduction in size over the QSOP20 version.

Capacitors C2 and C4 ensure that residual power supply and substrate generator noise is not allowed to affect

other external circuits which may be sensitive to RF interference. They also serve to suppress any potential RF

feedthrough between stages via the ZNBG device. These capacitors are required for all stages used. Values of

10nF and 4.7nF respectively are

recommended however this is design

dependent and any value between 1nF

and 100nF could be used.

The capacitors C

NB

and C

SUB

are an

integral part of the ZNBGs negative

supply generator. The negative bias

voltage is generated on-chip using an

internal oscillator. The required value

of capacitors C

NB

and C

SUB

is 47nF.

This generator produces a low current

supply of approximately -3 volts.

Although this generator is intended

purely to bias the external FETs, it can

be used to power other external

circuits via the  C

SUB

pin.

Resistor R

CAL

sets the drain current at

which all external FETs are operated. If

any bias control circuit is not required,

its related drain and gate connections

may be left open circuit without

a f f e c t i n g t h e o p e r a t i o n o f t h e

remaining bias circuits.

T h e Z N B G d e v i c e s h a v e b e e n

designed to protect the external FETs

from adverse operating conditions.

With a JFET connected to any bias

circuit, the gate output voltage of the

bias circuit can not exceed the range

-3.0V to 1V under any conditions,

including powerup and powerdown

transients. All the bias stages include

drain currents limits which work

independently in each stage. Should

the negative bias generator be shorted

or overloaded so that the drain current

of the external FETs can no longer be

controlled, the drain supply to FETs is

shut down to avoid damage to the

FETs by excessive drain current.

QSOP16 Applications circuit

QSOP20 Applications circuit

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

11

ZNBG3115/16

Regulator

Single Universal LNB Block Diagram

The following block diagram shows the main section of an LNB designed for use with the Astra series of satellites.

The ZNBG3115/16 is the core bias and control element of this circuit. The ZNBG provides the negative rail, FET

bias control, polarisation switch control, tone detection and band switching with the minimum of external

components. Compared to other discrete component solutions the ZNBG circuit reduces component count and

overall size required.

APPLICATIONS INFORMATION(cont)

Tone detection and band switching is provided on the ZNBG3115/16 devices. The following diagrams describes

how this feature operates in an LNB and the external components required. The presence or absence of a 22kHz

tone applied to pin F

IN

enables one of two outputs, L

B

and H

B

. A tone present enables H

B

and tone absent enables

L

B

. The L

B

and H

B

outputs are designed to be compatible with both MMIC and discrete (bipolar or FET) local

oscillator applications, selected by pin L

OV

. Referring to Figure 1 wiring pin L

OV

to ground will force L

B

and H

B

to

switch between -2.6V (disabled) and 0V (enabled). Referring to Figures 2 and 3 wiring pin L

OV

to a positive voltage

source (e.g. a potential divider across V

CC

and ground set to the required oscillator supply voltage, V

OSC

) will

force the L

B

and H

B

outputs to provide the required oscillator supply, V

OSC

, when enabled and 0V when disabled.

Tone Detection Function

L

OV

F

IN

L

B

H

B

L

B

H

B

G

ND

22kHz

Disabled

Enabled

-3 volts

G

ND

Enabled

Disabled

G

ND

-3 volts

V

OSC

22kHz

Disabled

Enabled

Note 1

V

OSC

Enabled

Disabled

V

OSC

Note 1

Note 1:

0 volts in typical LNB applications but ependent on extenal circuits.

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

12

APPLICATIONS Local Oscillator Circuits

Figure 1

Figure 2

Figure 3

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

13

CONNECTION DIAGRAM

Lov

D1

G1

D2

D3

G2

G3

N/C

G

ND

C

NB1

C

NB2

V

CC

V

POL

R

CAL

C

SUB

H

B

L

B

F

IN

5

4

3

2

1

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

N/C

N/C

G1

D12

G2

G3

Gnd

D3

Cnb1

Cnb2

5

4

3

2

1

6

7

8

9

10

11

12

13

14

15

16

V

CC

LB

HB

Csub

Lov

Fin

Vpol

Rcal

Part Number

Package

Part Mark

ZNBG3115Q16

QSOP16

ZNBG3115

ZNBG3116Q16

QSOP16

ZNBG3116

ZNBG3115Q20

QSOP20

ZNBG3115

ZNBG3116Q20

QSOP20

ZNBG3116

QSOP20

QSOP16

background image

ZNBG3115

ZNBG3116

ISSUE 1 - JUNE 2001

14

Zetex plc.

Fields New Road, Chadderton, Oldham, OL9-8NP, United Kingdom.

Telephone: (44)161 622 4422 (Sales), (44)161 622 4444 (General Enquiries)

Fax: (44)161 622 4420

Zetex GmbH

Zetex Inc.

Zetex (Asia) Ltd.

These are supported by

Streitfeldstraße 19

47 Mall Drive, Unit 4

3701-04 Metroplaza, Tower 1

agents and distributors in

D-81673 München

Commack NY 11725

Hing Fong Road,

major countries world-wide

Germany

USA

Kwai Fong, Hong Kong

Zetex plc 2001

Telefon: (49) 89 45 49 49 0

Telephone: (631) 543-7100

Telephone:(852) 26100 611

Fax: (49) 89 45 49 49 49

Fax: (631) 864-7630

Fax: (852) 24250 494

http://www.zetex.com

This publication is issued to provide outline information only which (unless agreed by the Company in writing) may not be used,

applied or reproduced for any purpose or form part of any order or contract or be regarded as a representation relating to the products

or services concerned. The Company reserves the right to alter without notice the specification, design, price or conditions of supply of

any product or service.

QSOP16

DIM

Millimetres

Inches

MIN

MAX

MIN

MAX

A

4.80

4.98

0.189

0.196

B

0.635

0.025 NOM

C

0.23 REF

0.009 REF

D

0.20

0.30

0.008

0.012

E

3.81

3.99

0.15

0.157

F

1.35

1.75

0.053

0.069

G

0.10

0.25

0.004

0.01

J

5.79

6.20

0.228

0.244

K

Conforms to JEDEC MO-137AB Iss A

QSOP20

DIM

Millimetres

Inches

MIN

MAX

MIN

MAX

A

8.55

8.74

0.337

0.344

B

0.635

0.025 NOM

C

1.47 REF

0.058 REF

D

0.20

0.30

0.008

0.012

E

3.81

3.99

0.15

0.157

F

1.35

1.75

0.053

0.069

G

0.10

0.25

0.004

0.01

J

5.79

6.20

0.228

0.244

K

Conforms to JEDEC MO-137AD Iss A